为什么综合时管脚都没连上?
本帖最后由 fpgaw 于 2010-7-18 10:15 编辑相关语句如下:
wire RAM0_to_MUL0;
DPRAM_in dpram_0(.clock(CLOCK),.DOUTB(RAM0_to_MUL0), .ADDRB(i_buffer_read_adr), .ENB(RAM_ROM_en));
multiplier multiplier_0(.clk(CLOCK),.a(RAM0_to_MUL0),.b(const_to_MUL0),.q(MUL0_to_next),.ce(MUL_en));
实际综合时却并没有相连不知道为什么,请高手指点迷津。
页:
[1]