interig 发表于 2010-6-28 11:39:48

是不是vhdl里面signal就相当于一条线<br>
就是wire？<br>
那样得话，这个就有点区别了<br>
当然需要latch得啊

encounter 发表于 2010-6-28 11:47:43

latch就是锁存啊~~懂了

interige 发表于 2010-6-28 13:25:42

看情况而定了2@

usd 发表于 2010-6-28 13:40:26

要有硬件思想，应该做到知道每一句语言对应的电路
页: 1 [2]
查看完整版本: 给一个信号赋值后，信号就一直是那个值，那还要锁存器干什么？