集成电路技术分享 - Powered by Discuz! Archiver

longtim 发表于 2010-6-28 00:16:51

请问有没有用Verilog写过BCD码除法器的？

请问有没有用Verilog写过BCD码除法器的？
谢谢了！

ups 发表于 2010-6-28 00:36:07

这个我也不知道怎么做 
谁能教下

UFO 发表于 2010-6-28 01:34:54

在网上找到这个程序，但是仿真后结果不对，看了下程序好像是有点问题。 
哪位大牛能修改一下？ 
 
library IEEE; 
use IEEE.STD_LOGIC_1164.ALL; 
use IEEE.STD_LOGIC_ARITH.ALL; 
use IEEE.STD_LOGIC_UNSIGNED.ALL; 
 
 
entity div is 
    Port (clk,rst:in std_logic; 
                     bei,chu:in std_logic_vector(31 downto 0); 
                      shang:out std_logic_vector(31 downto 0); 
                      dian:out integer range -10 to 10 ); 
end div; 
 
architecture Behavioral of div is 
type ss is array (1 to 8) of std_logic_vector(3 downto 0); 
signal s:ss; 
signal a,b:std_logic_vector(31 downto 0); 
signal n:integer range -10 to 10; 
signal c:integer range 0 to 8; 
signal k:integer range 1 to 7; 
signal d:integer range 0 to 1; 
 
begin 
process(clk,k,n,c,s,bei,chu,a,b,rst) 
variable cnt:integer range 0 to 31; 
variable m:std_logic_vector(3 downto 0); 
 
begin 
       if rst='0' then 
       k<=5;n<=7;c<=8;cnt:=0;m:="0000";s<=(("0000"),("0000"),("0000"),("0000"),("0000"),("0000"),("0000"),("0000")); 
              shang<=(others=>'0'); 
       elsif rising_edge(clk) then 
       case k is 
              when 1=>if b(31 downto 28)=0 then 
                                          b<=b(27 downto 0)&"0000"; 
                                          if n<10 then 
                                                 n<=n+1; 
                                          else 
                                                 k<=5; 
                                                 n<=7; 
                                          end if; 
                                   else 
                                          k<=2; 
                                   end if; 
              when 2=>if a
                                          b<="0000"&b(31 downto 4); 
                                          n<=n-1; 
                                   else 
                                          if n=0 then 
                                                 k<=5; 
                                                 n<=7; 
                                          else 
                                                 k<=3; 
                                          end if; 
                                   end if; 
              when 3=>       if a(cnt+3 downto cnt)>=b(cnt+3 downto cnt)+d then 
                                          a(cnt+3 downto cnt)<=a(cnt+3 downto cnt)-b(cnt+3 downto cnt)-d; 
                                          d<=0; 
                                   else 
                                          a(cnt+3 downto cnt)<=a(cnt+3 downto cnt)+10-b(cnt+03 downto cnt)-d; 
                                          d<=1; 
                                   end if; 
                                   if cnt<28 then 
                                          cnt:=cnt+4; 
                                          k<=3; 
                                   else 
                                          k<=4; 
                                   end if; 
              when 4=> m:=m+1; 
                                   cnt:=0; 
                                   d<=0; 
                                   if a<=b then 
                                          s(c)<=m; 
                                          m:="0000"; 
                                          if c=1 then 
                                                 k<=5; 
                                          else 
                                                 k<=7; 
                                                 c<=c-1; 
                                                 if a(31 downto 28)=0 then 
                                                        a<=a(27 downto 0)&"0000"; 
                                                 else 
                                                        b<="0000"&b(31 downto 4); 
                                                 end if; 
                                          end if; 
                                   else 
                                          k<=3; 
                                   end if; 
              when 7=>if a>=b then 
                                          k<=3; 
                                   else 
                                          a<=a(27 downto 0)&"0000"; 
                                          s(c)<=m; 
                                          if c>=2 then 
                                                 c<=c-1; 
                                          else 
                                                 k<=5; 
                                          end if; 
                                   end if; 
              when 5=>a<=bei; 
                              b<=chu; 
                              shang<=s(8)&s(7)&s(6)&s(5)&s(4)&s(3)&s(2)&s(1); 
                              k<=6; 
                              dian<=n; 
                              n<=7; 
                              m:="0000"; 
                              c<=8; 
                              cnt:=0; 
              when 6=>if a(31 downto 28)=0 then 
                                          a<=a(27 downto 0)&"0000"; 
                                          if n>=0 then 
                                                 n<=n-1; 
                                          else 
                                                 n<=7; 
                                                 k<=5; 
                                          end if; 
                                   else 
                                          k<=1; 
                                   end if; 
                                           
              when others=>k<=5; 
              end case; 
              end if; 
end process;    
end Behavioral; 
 
[ 本帖最后由 oaktwig 于 2007-1-31 17:03 编辑 ]

encounter 发表于 2010-6-28 02:59:19

上面的是VHDL的,不是用verilog写的

ups 发表于 2010-6-28 04:16:20

呵呵,应该都是可以编译的吧

interig 发表于 2010-6-28 05:41:17

原帖由 oaktwig 于 2007-1-31 17:01 发表 
在网上找到这个程序，但是仿真后结果不对，看了下程序好像是有点问题。 
哪位大牛能修改一下？ 
 
library IEEE; 
use IEEE.STD_LOGIC_1164.ALL; 
use IEEE.STD_LOGIC_ARITH.ALL; 
use IEEE.STD_LOGIC_UNSIGNED. ... 用的是什么编译工具，我试过了，连synplify pro都不能编译通过。还能仿真吗？

页: [1]

fpga论坛|fpga设计论坛's Archiver

请问有没有用Verilog写过BCD码除法器的？