有没有具体实例是贯穿整个设计的啊?
有没有具体实例是贯穿整个设计的啊?看了不少verilog代码例子,业自己写了一些code,写完code只会用modelsim做功能仿真,之后要具体做什么也不清楚,我只是听说还有后仿真,布局布线仿真,静态时序仿真等等,还有后端设计要用到的工具我也不懂,也不知道用什么工具也不会用,所以想问问大家有没有这种贯穿整个设计的具体例子,这样我也知道以后要做什么工作要用什么工具 自己顶,有没有人帮帮忙 是啊,我也想知道啊 希望有高手弄个实例 是啊,今天听老师讲了一个例子一头雾水,郁闷的很,希望高手帮助 同感阿~~盼望这方面的资料!! 强烈呼唤高手的出现! 同感,支持下 CPU的设计就可以 高手出现一下吧,呵
页:
[1]
2