论坛 › FPGA技术交流 › 一截这样的脉冲需要检验出来,并以规则等宽的的0 1脉冲来表示,请问具体有什么思路呢?

VVC 发表于 2010-6-28 08:24:13

利用异步fifo,可以实现

interige 发表于 2010-6-28 10:09:50

学习中　　　　

interig 发表于 2010-6-28 11:01:16

学习下<br>
哈

CHAN 发表于 2010-6-28 12:33:49

学习一下啊

longtime 发表于 2010-6-28 14:19:12

就是高速采样那个频率很算呀,最小多大才行,我也想学习下

CHANG 发表于 2010-6-28 15:08:26

原帖由 bluefairy888 于 2006-11-13 18:25 发表<br>
就是高速采样那个频率很算呀,最小多大才行,我也想学习下 不解....

FFT 发表于 2010-6-28 15:33:44

用状态机做,延迟一个周期就输出就可以了

interi 发表于 2010-6-28 17:00:10

存fifo就可以了

FFT 发表于 2010-6-28 18:56:47

只能用FIFO吧。<br>
输入未知，即使用FIFO，还要考虑empty和full的情况，这个不容易做好。

interig 发表于 2010-6-28 20:12:07

共同学习~~

查看完整版本: 一截这样的脉冲需要检验出来,并以规则等宽的的0 1脉冲来表示,请问具体有什么思路呢?