fpga论坛|fpga设计论坛's Archiver
论坛
›
FPGA技术交流
› 初学verilog,碰到问题不知道怎样解答
interige
发表于 2010-6-28 20:39:20
把compare的module和comparetest的module都写在同一个文件夹下<br>
去掉`include "./compare.v" 命令
页:
1
2
[3]
查看完整版本:
初学verilog,碰到问题不知道怎样解答