longtime 发表于 2010-6-27 23:49:57

256*8的rom的VHDL设计

256*8的rom的VHDL设计

CHANG 发表于 2010-6-28 01:06:54

实在不会呀

HDL 发表于 2010-6-28 02:56:57

用Quartus的IP,你试试看

longt 发表于 2010-6-28 04:51:17

是呀，很简单的

FFT 发表于 2010-6-28 05:03:05

谁给我个程序<br>
谢谢拉

ngtim 发表于 2010-6-28 06:52:23

ROM需要有个mif文件来确定初始的输入，当你在做时序方针的时候也可以通过initial块来模拟仿真。<br>
核心的要写上：<br>
<br>
//输入8位地址线，输出8位数据线<br>
//reg出一个深度是8，宽度为8的一个MEM<br>
<br>
input&nbsp; &nbsp;&nbsp; &nbsp;&nbsp; &nbsp;addr<br>
output&nbsp; &nbsp;&nbsp; &nbsp;data<br>
reg &nbsp;&nbsp;MEM<br>
<br>
//然后写东西，输出=输入地址对应的数据<br>
<br>
always @ (posedge clk) //不带复位信号了<br>
begin<br>
&nbsp; &nbsp; data&lt;=MEM;<br>
end<br>
<br>
//最后把要模拟的预先输入写进去<br>
<br>
initial begin<br>
&nbsp; &nbsp; for (i=0;i&lt;256;i=i+1)&nbsp;&nbsp;begin<br>
&nbsp; &nbsp;&nbsp; &nbsp; MEM=i;<br>
&nbsp; &nbsp; end<br>
end<br>
<br>
基本就可以用了。<br>
不能综合。不过带进去仿真就够了。<br>
你别的电路综合后，用quartus的ip包，把mif文件倒进去就可以了。

ngtim 发表于 2010-6-28 07:56:31

好东西，支持。要好好学习
页: [1]
查看完整版本: 256*8的rom的VHDL设计