请教一个问题，老鸟们请指教。
程序如下：process (clk)
begin
if rising_edge (clk) then
S_1<=S_1 +1;
O_1<=S_1;
else
null;
end if;
end process;
其中，S_1是signal（std_logic_vector (3 downto 0)），O_1 是输出，连接到IO引脚上。
问题来了：
当我把输出的赋值（O_1<=S_1）放在进程外面的时候，仿真结果变了，O_1的值变化要比之前的程序快上一个周期，但是当我查看technology schmatic的时候，发现这两个程序所形成的technology schmatic并没有区别，这是为什么？ 当输出赋值语句在process里面的时候，输出的变化以时钟的上升沿为触发条件，即以clk上升沿为敏感信号；
如果在process外部，可能综合出来就是一条连线而已。在process里面应该是受到时序处理中顺序执行的控制，在process外面的话，则两个进程处于并发执行的控制。 感谢老鸟了！！！！！！！！！！！ 确实，你这是非阻塞赋值
页:
[1]
