fpga论坛|fpga设计论坛's Archiver
论坛
›
FPGA技术交流
› 为何两种仿真结果不一样?
namemy
发表于 2010-8-6 22:35:56
为何两种仿真结果不一样?
在verilog中 behavioral simulation 可以通过,但是post-translate simulation 不能通过 这种最什么原因导致的,谁有经验的指点下,非常感谢
页:
[1]
查看完整版本:
为何两种仿真结果不一样?