fpga论坛|fpga设计论坛's Archiver
论坛
›
FPGA技术交流
› 求助 谢谢
zhiweiqiang33
发表于 2012-12-6 10:06:47
求助 谢谢
各位大侠,我在仿真FIFO的时候 empty信号一直为高,即使里面有数据的情况下也一直为高,请问这是为什么?
页:
[1]
查看完整版本:
求助 谢谢