ken2893 发表于 2012-12-25 20:44:36

mt48lc4m16a2 的verilog程序

用特权同学的SDRAM程序来改写此片的程序，总是在数据写入写出请求的地方犯糊涂，理不清。想请问各路大侠SDRAM数据输入输出的FIFO的控制线该由哪些信号来确定，万分感激。有没有用过此片的同学将程序分享一下，感激...
页: [1]
查看完整版本: mt48lc4m16a2 的verilog程序