IPO 发表于 2010-8-11 14:45:08

VHDL语言如何实现数据选择器？

VHDL语言如何实现数据选择器？

IPO 发表于 2010-8-11 14:45:20

SIG_DOUT <= SIG_DINS(SIG_IDX);                --多路输入，单路输出
   SIG_DOUTS(SIG_IDX) <= SIG_DIN;                --单路输入，多路输出
页: [1]
查看完整版本: VHDL语言如何实现数据选择器？