采用EP1C6Q240C8和VHDL的定时器的设计.rar
采用EP1C6Q240C8和VHDL的定时器的设计.rar VHDL支持你 666666666666666666 采用EP1C6Q240C8和VHDL的定时器的设计 采用EP1C6Q240C8和VHDL的定时器的设计.rarhttp://www.fpgaw.com/forum.php?mod=viewthread&tid=5743&fromuid=59831
(出处: 集成电路技术分享)
SystemVerilog 断言及其应用.pdf
http://www.fpgaw.com/forum.php?mod=viewthread&tid=137470&fromuid=58166
(出处: fpga论坛|fpga设计论坛)
页:
[1]
