gjq0709 发表于 2013-3-6 19:38:20

如何从VHDL代码中抽取接口图

小弟用ISE编辑好代码之后synthetize,得到的RTL级门电路图。但是那个是不可编辑的。。
那如何能够把ISE生成的这个RTL级门电路图，保存为一些可编辑的格式；即如何从VHDL代码中抽取出它的接口图？

hgpping 发表于 2013-3-7 16:13:14

新2
页: [1]
查看完整版本: 如何从VHDL代码中抽取接口图