fpga论坛|fpga设计论坛's Archiver
论坛
›
FPGA技术交流
› 输入输出时钟延迟
cen00
发表于 2013-3-28 17:30:33
输入输出时钟延迟
如何写一个输入到输出固定延迟时间的逻辑?
页:
[1]
查看完整版本:
输入输出时钟延迟