fpga论坛|fpga设计论坛's Archiver
论坛
›
FPGA技术交流
› xilinx pcie核
zsk1024
发表于 2013-4-9 19:34:22
xilinx pcie核
最近在做xilinx的pcie,利用ip core生成endpoint block plus for pcie,ise版本10.1,
但生成的文件中只有example,却没有source文件(pcie核)。
不知道哪位大侠知道问题所在。谢谢!
页:
[1]
查看完整版本:
xilinx pcie核