涵心粉红 发表于 2013-4-26 11:09:15

求助： （2,1,7）卷积编码 viterbi译码算法的vhdl实现 在quartus下的实现

毕设题目 现在电路已经连接完成，但是输出不对




拜托了马上就要毕业了 真的很着急
页: [1]
查看完整版本: 求助： （2,1,7）卷积编码 viterbi译码算法的vhdl实现 在quartus下的实现