fpga论坛|fpga设计论坛's Archiver
论坛
›
FPGA技术交流
› 使用modelsim 进行仿真的问题
zhiweiqiang33
发表于 2013-5-6 16:37:27
使用modelsim 进行仿真的问题
modelsim仿真都要testbench吗?
zhiweiqiang33
发表于 2013-5-6 16:40:15
verilog hdl 语法分为 可综合语法 与 行为级语法 ;使用modelsim 进行仿真需要编写testben;需要行为级语法去描述;
页:
[1]
查看完整版本:
使用modelsim 进行仿真的问题