论坛 › FPGA技术交流 › sdram 问题？？？？

zhiweiqiang33 发表于 2013-5-9 14:17:28

sdram 问题？？？？

reg wr_done;        //所有数据写入sdram完成标志位
always @(posedge clk or negedge rst_n)
begin
        if(!rst_n) wr_done <= 1'b0;
        else if(addr_a == 19'd512 )
                begin
                        wr_done <= 1'b1;
                end
end
这样会生成锁存器，请问怎么消除，谢谢

gusumurong 发表于 2013-5-9 15:34:49

always @(posedge clk or negedge rst_n)
begin
      if(!rst_n) wr_done <= 1'b0;
      else if(addr_a == 19'd512 )
                begin
                        wr_done <= 1'b1;
                end
            else
               begin
                     wr_done <= 1'b0;
             end
                  
end
这样就不会了。要把所有的if...都配上else，不然会有锁存器的

至芯兴洪 发表于 2013-5-12 22:59:09

貌似第一种生成的不叫锁存器吧。

zhiweiqiang33 发表于 2013-5-13 14:38:48

请赐教 呵呵 与前辈们学些学习

北京幸福时代 发表于 2013-5-18 15:40:04

:lol:P:P:D:D

查看完整版本: sdram 问题？？？？