fpga论坛|fpga设计论坛's Archiver
论坛
›
FPGA技术交流
› 我发现综合的时候把路劲延时不够,请问该如何解决呢
北京幸福时代
发表于 2013-5-17 15:35:10
我发现综合的时候把路劲延时不够,请问该如何解决呢
我发现综合的时候把路劲延时不够,请问该如何解决呢
至芯兴洪
发表于 2013-5-18 00:06:05
是建立时间不够吧,可以减小主时钟频率,如果不可以减小就具体问题具体分析,是否可以弄个使能信号控制建立保持时间
页:
[1]
查看完整版本:
我发现综合的时候把路劲延时不够,请问该如何解决呢