论坛 › FPGA技术交流 › 两个数相加与另一个数比较怎么实现

qiao333777 发表于 2013-5-22 22:29:50

两个数相加与另一个数比较怎么实现

下面的算法怎么用verilog实现啊，主要用什么语句啊，初学fpga不知道该如何下手。
我想应该用 if语句但是中间的那个加法G1>Gn+Gup 怎么用verilog实现呢？其中数据格式都是32位，请大侠们帮帮忙，谢谢啦下面是matlab代码
         


      %noise estimate
         function G_n=noise_est(gain,G_n)
                global Cup Cdown
                if gain>G_n+Cup
                  G_n=G_n+Cup;
            else if gain<G_n-Cdown
                   G_n=G_n-Cdown;
               else
                     G_n=gain;
            end
               if G_n<10
                     G_n=10;
            elseif G_n>20
                   G_n=20;
            end

lureny 发表于 2013-5-28 15:46:29

verilog 语法支持 G1>（Gn+Gup ） 这样的判断语句，不过要加一个括号

查看完整版本: 两个数相加与另一个数比较怎么实现