核电厂老板 发表于 2013-5-23 17:01:18

verilog计数分频遇到的问题

verilog给50MHz的时钟编写计数分频程序，还有一个外接的脉冲信号充当“开关”的作用，如何编写程序，让其在检测到脉冲信号上升沿的时刻开始进行计数分频？谢谢！

至芯兴洪 发表于 2013-5-23 20:34:49

是要代码还是方案啊
页: [1]
查看完整版本: verilog计数分频遇到的问题