老怪甲
发表于 2010-9-20 09:40:39
PLL分频Verilog HDL语言编写
Verilog HDL语言编写EP2C8Q208芯片PLL分频的简单程序，50MHz分频为12MHz
pgfzhy
发表于 2010-11-9 19:02:45
谢谢，分享，真的很好的东西。
CrazyDiode
发表于 2011-9-15 14:26:50
好东西 看看
巴黎双人舞
发表于 2011-10-5 11:15:37
谢谢分享。
wqq870228
发表于 2011-10-8 18:55:39
谢谢楼主的无私分享
fpga_feixiang
发表于 2022-1-27 18:56:01
66666666666666666666666
页:
[1]
