1693269416 发表于 2013-7-27 14:51:11

请问

请问 我的DDR2控制器的时钟输入端接FPGA的PLL的IP核倍频出来的时钟信号后就没有数据了，这怎么回事啊？

zhiweiqiang33 发表于 2013-7-27 16:11:20

FPGA的pll和你设置好了吗 请你在好好看看吧
页: [1]
查看完整版本: 请问