fpga论坛|fpga设计论坛's Archiver
论坛
›
FPGA技术交流
› verilog
hushucon
发表于 2010-10-13 09:52:53
verilog
输入为48M输出为10M,用verilog该如何写呢?
页:
[1]
查看完整版本:
verilog