hushucon 发表于 2010-10-13 09:55:30

verilog

一个输入为48M输出为10M的分频器用Verilog该怎么写呢？

zxcvzh 发表于 2010-10-16 10:28:02

可以采用工具软件内的IP核来实现,用verilog语言实现的话 不精确的可以使用5分频实现，精确的话采用先5倍频再 24分频即可
页: [1]
查看完整版本: verilog