论坛 › FPGA技术交流 › 求大家帮我看看这是什么意思（verilog）

竹林听雨早晨 发表于 2010-10-15 09:32:33

求大家帮我看看这是什么意思（verilog）

这是一句verilog程序    always @( posedge clear or negedge clock)   括号内是啥意思阿

vvt 发表于 2010-10-15 11:45:40

这是一句verilog程序    always @( posedge clear or negedge clock)   括号内是啥意思阿
竹林听雨早晨 发表于 2010-10-15 09:32 http://www.fpgaw.com/images/common/back.gif


    这种问题自己看书或google就行了

vvt 发表于 2010-10-15 11:47:33

clear上升或者clock下降沿触发

vvt 发表于 2010-10-15 11:53:38

括号内是异步复位

竹林听雨早晨 发表于 2010-10-16 16:19:58

回复 4# vvt


    谢谢

rainybyf 发表于 2010-10-17 19:59:46

clear上升沿异步清零，时钟采用的是下降沿触发

shooter1010 发表于 2010-10-18 11:12:25

完整的说法是：在上升沿clear或者下降沿clock出现时，执行alway块里的语句。

liyujie 发表于 2010-10-18 11:15:33

异步复位，在上升沿clear或者下降沿clock出现时，执行alway块里的语句

查看完整版本: 求大家帮我看看这是什么意思（verilog）