论坛 › FPGA技术交流 › Verilog波形仿真怎样避免毛刺

fpga 发表于 2010-10-15 23:37:54

Verilog波形仿真怎样避免毛刺

Verilog波形仿真怎样避免毛刺
编写时怎样避免毛刺

fpga 发表于 2010-10-15 23:38:08

Verilog波形仿真怎样避免毛刺
编写时怎样避免毛刺
fpga 发表于 2010-10-15 23:37 http://www.fpgaw.com/images/common/back.gif


    用时序约束一下

fpga 发表于 2010-10-15 23:38:31

我不太清楚你这毛刺到底是怎么产生的
你可以加个D触发器先试一下

wangziyi269 发表于 2012-3-30 10:56:27

dddddddddddd

wangziyi269 发表于 2012-3-30 10:56:38

dddddddddddd

ChenDongKui 发表于 2012-4-2 22:05:05

使用卡诺图分析方法，看看你的逻辑是不是有竞争冒险了，还有使用同步处理能有效避免毛刺的产生；

查看完整版本: Verilog波形仿真怎样避免毛刺