fpga论坛|fpga设计论坛's Archiver
论坛
›
FPGA技术交流
› verilog中的关系操作符中
IPO
发表于 2010-10-21 15:08:48
verilog中的关系操作符中
verilog中的关系操作符中,a>=b可以综合,a<=c也可以综合,同时a>=b && a<=c也可以综合,只要c>=b,但是,b<=a<=c是不能综合的!大家注意了!!!
或许我的理解有错误,但是我刚刚就是因为这个出错,大家拍砖!
liyujie
发表于 2010-10-21 15:50:37
应该是这样的,因为按照从左到右的顺序先算前面的b<=a,结果为bool型1或0,然后会出现1<=c或者0<=c,而假设C代表数据,应该不可以和bool型比较吧
页:
[1]
查看完整版本:
verilog中的关系操作符中