IPO 发表于 2010-10-25 13:56:18

我用Altera的FPGA Cyclone,该如何设定Input Delay和Output Delay呢？谢谢

本帖最后由 fpgaw 于 2010-11-22 19:21 编辑

问个问题啊，外围芯片的输入的Tsu=1.2ns，Th=0.25ns,输出的Tsu=3ns，Th=2ns，我用Altera的FPGA Cyclone,该如何设定
Input Delay和Output Delay呢？谢谢

IPO 发表于 2010-10-25 13:56:47

我意一直不会设置综合软件的这些参数 痛苦
不过现在的集成IDE都已经设置好，不用管了

IPO 发表于 2010-10-25 13:57:05

Altera现在要写SDC文件
挺麻烦

IPO 发表于 2010-10-25 13:57:15

不是吧，我感觉这个公司的软件挺方便的呀（以前用过这个公司的maxplus）

IPO 发表于 2010-10-25 13:57:21

现在改用Timequest了

zjxxg 发表于 2010-12-4 20:57:55

建议你先看看时序分析的基础知识吧   这个明白了以后用那家都没问题只是叫法不一样而已

hng1123 发表于 2011-4-5 09:15:31

谢谢了！！！！！！！！！！！！！！
页: [1]
查看完整版本: 我用Altera的FPGA Cyclone,该如何设定Input Delay和Output Delay呢？谢谢