王建飞 发表于 2014-3-20 17:40:30

用VERILOG HDL语言实现并串、串并接口的转换



zxopenljx 发表于 2022-10-15 09:39:13

用VERILOG HDL语言实现并串、串并接口的转换

嘿哈嘿哈哈 发表于 2022-11-13 10:18:27

用VERILOG HDL语言实现并串、串并接口的转换

雷1314521景 发表于 2022-11-13 11:52:01

用VERILOG HDL语言实现并串、串并接口的转换
http://www.fpgaw.com/forum.php?mod=viewthread&tid=65500&fromuid=59831
(出处: fpga论坛|fpga设计论坛)

宇xx 发表于 2022-11-13 15:44:23

用VERILOG HDL语言实现并串、串并接口的转换

508482294 发表于 2022-12-19 19:00:17

用VERILOG HDL语言实现并串、串并接口的转换

508482294 发表于 2025-3-21 17:58:40

用VERILOG HDL语言实现并串、串并接口的转换 [复制链接]
页: [1]
查看完整版本: 用VERILOG HDL语言实现并串、串并接口的转换