王建飞 发表于 2014-3-27 15:52:36

常用逻辑的Verilog_HDL_实现



雷1314521景 发表于 2023-4-19 13:33:54

常用逻辑的Verilog_HDL_实现
http://www.fpgaw.com/forum.php?mod=viewthread&tid=66963&fromuid=59831
(出处: 集成电路技术分享)

dameihuaxia 发表于 2025-7-18 10:00:16

程门阵列门延时精确调整时序的方法
http://www.fpgaw.com/forum.php?mod=viewthread&tid=66964&fromuid=58166
(出处: fpga论坛|fpga设计论坛)
页: [1]
查看完整版本: 常用逻辑的Verilog_HDL_实现