论坛 › FPGA技术交流 › verilog 怎么实现循环嵌套

xuqipeng 发表于 2010-11-19 14:18:37

verilog 怎么实现循环嵌套

for (j=1;j<8;j++)

{
    for(i=1;i<8;i++)

{
   a=b+c}

}

}

a b c 是赋了初值的数组    ，这个怎么用verilog表示 请高手指点下 谢谢！

weibode01 发表于 2010-11-19 14:41:45

直接用这个不行吗？

查看完整版本: verilog 怎么实现循环嵌套