给64位reg赋值的问题?
module adder_tb;
reg dataa;
reg datab;
wire result;
initial
begin
dataa=123456774563;
datab=12345677;
#100 $stop;
end
adder t(
.dataa(dataa),
.datab(datab),
.result(result));
endmodule
为什么会有溢出警告? 怎么解决?谢谢! 我也不明白 begin
dataa=64'd123456774563;
datab=64'd12345677;
#100 $stop;
end 试一下楼上的方法看 可以了,谢谢大家!
页:
[1]
