fpga论坛|fpga设计论坛's Archiver
论坛
›
FPGA技术交流
› CPLD引脚初始电平
hfutdwj
发表于 2010-11-25 18:51:10
CPLD引脚初始电平
请问下,CPLD在上电的瞬间,其引脚电平是高电平,我现在要避免这种情况,希望上电时是低电平,通过程序的方法行不通,因为这时程序还没开始运行,请问下,有没有解决方法?能不能通过QUARTUSII配置引脚的初始状态?怎么设置呢?
hfutdwj
发表于 2010-11-26 10:15:23
请各位指点下啊
weibode01
发表于 2010-11-26 10:23:06
这个应该是不能改变的吧,为什么不能在你的有用程序运行前加一段程序让硬件全低呢
页:
[1]
查看完整版本:
CPLD引脚初始电平