fpga论坛|fpga设计论坛's Archiver
论坛
›
FPGA技术交流
› 时序分析报告
guanguan
发表于 2010-11-28 16:22:31
时序分析报告
时序分析报告里,第一次分析actual tsu是5.152ns,于是我加约束成5.150ns,再分析一次,actual tsu怎么成了0.868ns了呢?
北国孤月
发表于 2010-12-7 09:25:18
为什么要时序约束呢??
页:
[1]
查看完整版本:
时序分析报告