fpga论坛|fpga设计论坛's Archiver
论坛
›
FPGA技术交流
› 亚稳态的理解是,一个触发器进入亚稳态后,它的输出是0或者是1,是稳定的
IPO
发表于 2010-12-15 11:17:37
亚稳态的理解是,一个触发器进入亚稳态后,它的输出是0或者是1,是稳定的
亚稳态的理解是,一个触发器进入亚稳态后,它的输出是0或者是1,是稳定的,但是对于系统来说,它是0是1是不知道的,这样对不对呀?
页:
[1]
查看完整版本:
亚稳态的理解是,一个触发器进入亚稳态后,它的输出是0或者是1,是稳定的