fpga论坛|fpga设计论坛's Archiver
论坛
›
FPGA技术交流
› 用vcs怎么混合编译systemverilog,vhdl和c
qq894362330
发表于 2010-12-21 11:11:47
用vcs怎么混合编译systemverilog,vhdl和c
systemverilog实例化了vhdl中的一个模块,并使用dpi调用了c中的一个函数。
用vcs怎么编译生成可执行程序,急求,在线等!
页:
[1]
查看完整版本:
用vcs怎么混合编译systemverilog,vhdl和c