fpga论坛|fpga设计论坛's Archiver
论坛
›
FPGA技术交流
› case语句必须在always块下才可以
815436262
发表于 2010-12-21 21:41:15
case语句必须在always块下才可以
module cccc(a,b,sele,sout);
input a,b,sele;
output sout;
reg sout;
always@(sele)
begin
case(sele)
'b0:sout=a;
'b1:sout=b;
endcase
end
endmodule
页:
[1]
查看完整版本:
case语句必须在always块下才可以