论坛 › FPGA技术交流 › 按书本打了个测试程序，编译时提示：

vhdl 发表于 2010-12-27 17:45:02

按书本打了个测试程序，编译时提示：

按书本打了个测试程序，编译时提示：
Error: Can't synthesize current design -- Top partition does not contain any logic

这个是怎么问题啊 各位大侠

njithjw 发表于 2010-12-27 20:58:41

你把程序贴出来看看。

查看完整版本: 按书本打了个测试程序，编译时提示：