IPO 发表于 2011-1-5 20:13:07

在FPGA编程中，clk'event and clk='1',其中CLK能不能为正弦波？

在FPGA编程中，clk'event and clk='1',其中CLK能不能为正弦波？

lllllv4 发表于 2011-1-7 15:06:30

应该不能吧，触发信号好像应该是数字信号，而正弦波是模拟信号

stepan 发表于 2011-1-10 09:52:32

FPGA中使用的是数字信号，只有0和1，会有相对应的模拟信号电平阈值。
正弦波是模拟信号

wangli_peking 发表于 2011-4-6 23:37:40

仿真中的输出倒是可以做到，你在波形文件的窗口把数据显示的格式设置为ananlog模式就可以了

wangjinzeng 发表于 2011-5-31 17:11:17

可以，不过要求等周期。否则系统不稳定
页: [1]
查看完整版本: 在FPGA编程中，clk'event and clk='1',其中CLK能不能为正弦波？