论坛 › FPGA技术交流 › FPGA中高速收发器是怎么实现高速收发的？

ccs 发表于 2011-1-13 09:27:03

FPGA中高速收发器是怎么实现高速收发的？

FPGA中高速收发器是怎么实现高速收发的？

mikechang 发表于 2011-1-13 20:31:38

我通过eepeople网站上的职位信息找到了工作，有许多职位，比如销售工程师、地区市场经理、市场部高级产品经理等等，来自世界知名电子企业，也很适合大家，各位前辈可以登录浏览一下。

bfjnazi 发表于 2011-1-17 21:43:38

先利用CDR恢复出数据和时钟，然后用恢复出的时钟把数据打进串并转换器，接下来串并转换到内部
内部逻辑就可以直接用并行数据了

njithjw 发表于 2011-2-27 14:54:28

可以看一下altera 的stratix II gx的器件手册

查看完整版本: FPGA中高速收发器是怎么实现高速收发的？