fpga论坛|fpga设计论坛's Archiver
论坛
›
FPGA技术交流
› V6对CDCE421A的配置编程问题
牛少
发表于 2014-9-4 10:15:51
V6对CDCE421A的配置编程问题
求助:如何实现占空比1:4表示0 、4:1表示1的 对CDCE421A配置程序 ;还有State2到State3 后需要等待至少10ms,这10ms是否也需要输入 类似1:4表示0 、4:1表示1的这样的数据,还是 直接全部输入0 便可?
页:
[1]
查看完整版本:
V6对CDCE421A的配置编程问题