fpga论坛|fpga设计论坛's Archiver
论坛
›
FPGA技术交流
› 下面两种检测SCK上升沿的方式各有什么优缺点吗
pp10101
发表于 2011-1-26 19:16:25
下面两种检测SCK上升沿的方式各有什么优缺点吗
1.
always @(posedge clk)
SCKr <= {SCKr, SCK};
wire SCK_risingedge = (SCKr==2'b01);
2.
always @(posedge SCK)
hebinmyland
发表于 2011-1-28 16:53:03
怎么看不明白?下面的sck是3bit(posedge sck)??
页:
[1]
查看完整版本:
下面两种检测SCK上升沿的方式各有什么优缺点吗