allah0824 发表于 2011-2-11 10:13:09

fpga 输入引脚悬空

谁能告诉我 把fpga 的一个引脚设置为输入状态把该引脚悬空 这时这个引脚是高电平还是低电平？？

麦田-守望 发表于 2011-3-15 09:54:36

这样如果把引脚设置时悬空话，那么表明这引脚是高阻的状态，并不会表明什么高电平还是低电平！
页: [1]
查看完整版本: fpga 输入引脚悬空