fpga论坛|fpga设计论坛's Archiver
论坛
›
FPGA资料下载
› 如何提高运放的输入阻抗?
郭同学
发表于 2014-11-8 15:11:26
如何提高运放的输入阻抗?
产品设计要求:1 MHz频率下输入阻抗达
到1 M欧姆。查遍ADI的运放,似乎没一个
符合要求的运放,最小的一个杂散电容
1.3 pF,换算成输入阻抗也只能达到200来
K,请问ADI 是否有相关的产品?
ezchina.analog.com/thread/6390
页:
[1]
查看完整版本:
如何提高运放的输入阻抗?