fpga论坛|fpga设计论坛's Archiver
论坛
›
FPGA资料下载
› 自动增益控制是怎么实现的?下限截止频 率如何控制?
郭同学
发表于 2014-11-8 15:15:59
自动增益控制是怎么实现的?下限截止频 率如何控制?
AD上下限截止频率是通过HPFL和DECL
两个引脚控制的吗,因为datasheet里面
有两个公式。还有就是那自动增益控制是
怎么实现的?还有就是那自动增益控制是
怎么实现的?
ezchina.analog.com/message/9330
页:
[1]
查看完整版本:
自动增益控制是怎么实现的?下限截止频 率如何控制?