论坛 › FPGA技术交流 › 请问一下···在verilog中怎么实现类似C语言里的延迟子程序？

ccs 发表于 2011-3-8 09:17:18

请问一下···在verilog中怎么实现类似C语言里的延迟子程序？

请问一下···在verilog中怎么实现类似C语言里的延迟子程序？

至芯汪老师 发表于 2011-3-8 15:08:53

简单来说，基于某一个时钟，计数，根据周期数判断延时时间。

查看完整版本: 请问一下···在verilog中怎么实现类似C语言里的延迟子程序？