vvt 发表于 2011-3-9 00:50:12

在ISE中例化IP核的时候，仿真时，经常提示错误如下

紧急求救：我在ISE中例化IP核的时候，仿真时，经常提示错误如下：ERROR:HDLParsers:3482 - Could not resolve instantiated unit mula in Verilog module work/juni0308 in any library
ERROR:Simulator:198 - Failed when handling dependencies for module test5_v

至芯苏老师 发表于 2011-3-9 22:44:15

你用的是10的吧，这是它的一个BUG，你把核去掉，加入生成的。v文件仿真就可以了。但是生成最终的BIT还是把该核文件加回来

CPLD 发表于 2011-7-3 09:50:54

试了吗？ 应该没问题
页: [1]
查看完整版本: 在ISE中例化IP核的时候，仿真时，经常提示错误如下