fpga论坛|fpga设计论坛's Archiver
论坛
›
FPGA技术交流
› 询问verilong 的测试点对系统的影响
a4327481
发表于 2011-3-19 14:40:30
询问verilong 的测试点对系统的影响
编个verilong小程序,测试点对系统的影响很大,想不出原因。。。
页:
[1]
查看完整版本:
询问verilong 的测试点对系统的影响